王善屹1，郭筝1，楼颖颖2，钱亮2
（1.上海交通大学微电子学院，上海200240；2.上海华虹宏力半导体制造有限公司，上海202103）
摘要：针对低压功率器件传统工艺流程进行创新和优化，以原有的6层掩膜板为基础，对掩膜板层数进行削减，用接触孔掩膜板完成原有的保护环掩膜板，工作区掩膜板及N+区掩膜板的作用。器件的电性参数目标，通过设计具体工艺参数，并对其进行仿真，以验证工艺可行性。所用的参数与设计方案适用于所有低压功率器件生产制造。
关键字：功率器件；沟槽型功率器件；掩膜板；工艺仿真
中图分类号：TN386.1?34 文献标识码：A 文章编号：1004?373X（2015）20?0146?04
收稿日期：2015?04?10
Technological design of three?layer mask technology based on trench type MOSFETWANG Shanyi1，GUO Zheng1，LOU Yingying2，QIAN Liang2
（1. School of Microelectronics，Shanghai Jiao Tong University，Shanghai 200240，China；2.Shanghai Huahong Grace Semiconductor Manufacturing Corporation，Shanghai 201203，China）
Abstract：The innovation and optimization for the traditional technology process of low?voltage power device were conduct?ed. Based on original six?layer mask，the mask layers were reduced. The functions of protecting ring mask，working area maskand N+ area mask are were replaced by the contact hole mask. The electrical parameters of the device were simulated by design?ing the specific technology technological parameters，the feasibility of the technology was verified. The proposed parameters anddesign scheme are suitable for production and manufacture of all low?voltage MOSFETs.
Keywords：power device；trench MOSFET；mask；technology simulation
半导体功率器件是进行功率处理的半导体器件，也是电子科技技术发展的基础与核心。随着新兴产业的兴起和社会的进步，其应用领域也逐渐拓宽，从最初的电源、开关到如今的显示、节能，甚至环境保护等不同领域都有广阔的应用前景。功率半导体器件已成为半导体技术研究的重要方向之一，同时也产生了功率电子学新的学科分支。然而随着半导体器件集成度的日益提升，使得单颗芯片的售价越发低廉，从而增加企业制造成本。本文通过对现有的功率器件制造工艺进行创新，提出不同于传统的新型三层掩膜板工艺制程。
1 功率器件的发展
在20世纪70年代末，功率金属?氧化层半导体场效晶体管（MOSFET）诞生后[1]，使得整个半导体功率器件的使用发生了质的改变。功率MOSFET器件与其他功率器件相较之下有许多优点。首先，其工作频率也高于其他类型的功率器件（可达100 MHz）。此外，功率MOSFET器件导通电阻具有正温度系数，所以不会存在二次击穿现象，易于并联工作。其次，由于功率MOS?FET 属于电压控制电流的压控装置，其具有输入阻抗高，电流增益大等电性优点[2]。然而随着器件集成度的要求日益增加，普通的MOSFET在结构上已经不能满足市场的需求。因此，另一种形式纵向垂直结构的VVMOS（V型槽），VUMOS（U型槽）VDMOS（纵向平面双扩散）诞生了[3]。这种纵向结构不仅继承了MOS场效应管输入阻抗高（≥108 W）[4]、驱动电流小（0.1 μA左右），还具有耐压高（最高可耐压1 200 V）、工作电流大（1.5～100 A）、输出功率高（1～250 W）、跨导的线性好、开关速度快等优良特性，同时还大大缩小的单个MOS?FET的尺寸，更易于集成化[5]。但是由于以上几种结构的存在不同的缺陷：例如VVMOS的V 型槽的顶端存在很强的电场，以至于降低MOSFET的击穿电压；VUMOS的U型槽的形成不易于控制，会增加工艺难度；VDMOS随着工艺的进步和线宽的变小，产生了元胞尺寸缩小收到限制，JFET效应无法彻底消除等。在80年代初期，人们基于VDMOS 结构，研究和开发出了沟槽栅结构的MOSFET[6] 。这种沟槽栅结构几乎完全消除了VDMOS存在的弊端：由于把沟道从水平变为了垂直，彻底消除了平面寄生JFET的影响；同时使得元胞的尺寸大大缩小，因此器件的结构近乎理想化[2]。进而增大电流增益，降低导通电阻，常规的沟槽型功率器件导通电阻[7]可以做到0.58 mΩ·cm2；同时器件的击穿电压可以达到50 V，这一数值已经相近于Si?MOSFET 的导通电阻物理的极限。此外，利用沟槽型MOSFET的结构可以有效的增强器件的开关速度和SOA性能[8]。
传统掩膜板工艺流程：
以一尺寸为0.35 μm，30 V 的沟槽型MOSFET 为例，其一般工艺流程如表1所示。
根据传统工艺流程，完成一颗产品需要6 层掩膜板，分别为步骤3 中的防护环，步骤6 中的工作区，步骤8中的沟槽，步骤21中的N+，步骤25中的接触孔以及步骤34中的表面金属掩膜板。
2 新型三层掩膜板工艺设计
在新型的设计中，整个工艺流程只需要沟槽掩膜板、接触孔掩膜板以及金属层掩膜板。设计用接触孔掩膜板一并替代传统工艺中保护环掩膜板，工作区掩膜板的作用。针对于保护环掩膜板，将传统工艺中保护环的形成方式从场板方式变为场限环方式。在使用接触孔掩膜时，预先设计产生两种尺寸的接触孔。一种较大的孔开在CELL区，另一种较窄的孔开在终端结区。随后在终端结区开孔后注入P-离子，则可以与N+形成PN结的形态，以此形成保护环。同样，保护环形成之后，亦不需要用工作区掩膜板来单独形成工作区。同时，运用这种方法，在之后形成N+区时也不需要额外的掩膜板。
2.1 工艺流程设计
基本工艺设计思路如下：首先准备好N+型衬底与N 型外延层的单晶硅，在上方生长出氧化层，并在既定位置涂上光刻胶。之后运用沟槽掩膜板进行沟槽的光刻，形成器件沟槽。随后，将晶圆表面所铺的氧化层去除，并重新铺上一层栅极氧化层并在沟槽中用高掺杂的多晶硅进行填充，并进行平整化的操作。接着对晶圆表面进行封闭操作，形成器件的栅极。之后在已经封闭栅极的晶圆表面铺上硼磷硅玻璃（BPSG）作为层间介质（ILD），并用接触孔掩膜板在最上方铺上光刻胶。接着做接触孔的光刻并进行相应的刻蚀。在形成接触孔之后，接着进行P离子注入以形成保护环，随后进行N+源区的注入和扩散。最后，进行接触孔氧化层以及多晶硅部分的蚀刻，并用金属层掩膜板形成金属层的光刻，以形成如图1所示的最终结构。 
根据上述的设计思路，确定出基于三层掩膜板的工艺流程，如表2所示。
2.2 工艺指标测定
本文以N 型30 V 器件为例，其最终要求见表3。
2.2.1 外延层掺杂浓度测定
在N型沟槽型功率器件的制造工艺中，通常采用高掺杂浓度以此来降低N 型衬底和外延层的电阻率。由于在晶圆划片封装之前会进行晶背减薄的操作[9]，所以衬底的参数在此不做考虑。外延层的掺杂浓度不仅决定了器件导通电阻，与击穿电压BVdss 也有紧密的关系[10]。外延层N?掺杂浓度与击穿电压的关系如下：
式中：ND 为外延层N?掺杂浓度；ρ 为外延层电阻率；q为电子电荷，一般取1.6 × 10-19 C进行计算；μ 为外延层空穴的迁移率，取450 cm2 /V?s 。
在实际工程应用中，设定功率器件的工作电压值为最大击穿电压[11]的80%，若以30 V的器件为例，其工作电压为30 × 0.8 = 24 V 。
根据上述公式，要求制造最大BVdss为30 V时，其外延层N?掺杂浓度为：
然而，在实际工程应用中并不能保证电阻率与掺杂浓度百分之达到理论计算值[12]，但是可以将其误差控制在一定的范围之内。所以允许±15% 的误差，则外延层的电阻率为0.4 ~ 0.54 Ω?cm 。掺杂浓度为2.465 × 1016 ~ 3.335 × 1016 cm-3 。
2.2.2 外延层厚度测定
外延层的厚度测定可用以下公式来表示：
2.3 工艺指标总结
根据上述的理论模型，结合成熟的工艺标准流程，最终确定出器件制造的工艺参数如下：
（1）衬底：N型衬底，电阻率为1.2~1.5 mΩ?cm。
（7）沟槽宽度：0.2-0.4 μm。
（8）沟槽深度：1.3 μm。
（9）接触孔宽度：0.3 μm。
（10）接触孔深度：6 000 ?。
（11）多晶硅至接触孔距离：0.25 μm。
（12）Pitch尺寸：1.2 μm。
（13）终端结接触孔最小尺寸：0.26 μm。
3 工艺设计仿真结果
根据上述产品的要求，首先确定主要仿真的工艺流程，如表4所示。 
同时，根据体区离子注入，源区离子注入，间层介质，以及接触孔离子注入等参数进行DOE组合，分成6个split来确定是否能满足预期器件目标，如表5、表6所示。
据上述不同DOE 组合，进行器件仿真，仿真结果如表7，表8所示。
可见，以上几种工艺参数通过仿真，最后都能使得器件达到预定的目标。
4 结论
功率器件问世几十年来以来，受到在原材料、器件设计工艺、封装和计算机辅助设计四大方面持续不断技术进步的推动影响，逐渐发展成为主流的功率半导体器件。然而，随着集成电路行业的飞速发展，传统工艺的制造成本与单颗芯片的价值的反比日渐拉大。在这个基础上，本文通过对功率器件传统的六层掩膜板工艺进行创新；对提出的三层掩膜板工艺进行可行性的设计与仿真，为日后基于三层掩膜板工艺的功率器件量产打下坚实的基础。
[1] 赵志恒.功率场效应管（MOSFET）的可制造性设计[D].济南：山东大学，2010.
[2] 苏延芳，刘英坤.Trench MOSFET 的研究与进展[J].半导体技术，2007（4）：277?280.
[3] 张波.功率半导体技术方兴未艾[EB/OL].[2015?04?15] http：//www.docin.com/p?389013003.html.
[4] JUANG M H，SUN L C，CHEN W T，et al. A process simplifica?tion scheme for fabricating self ? aligned silicided trench ? gatepower MOSFETs [J]. Solid?State Electronics，2001，45（1）：169?172.
[5] JUANG M H，CHEN W T. Fabrication of trench?gate powerMOSFETs by using a dual doped body region [J]. Solid?StateElectronics，2004，48（1）：1079?1085.
[6] 沈伟星.低压功率沟槽MOSFET 的设计与研究[D].上海：上海大学，2006.
[7] 郭玉龙.功率VDMOS器件的低温可靠性研究[D].西安：西安电子科技大学，2013.
[8] 殷允超.ESD 保护栅结构的Trench MOSFET 设计制造[D].苏州：苏州大学，2011.
[9] 唐红祥，计建新，孙向东，等.高压Trench IGBT的研制[J].半导体技术，2012（4）：256?262.
[10] 盖锡民，王震宇.N沟道VDMOS器件材料选择[J].宜春学院学报，2014（3）：27?29.
[11] 于莉珊.高压功率MOSFET 终端结构击穿特性的研究[D].成都：西南交通大学，2013.
[12] 马万里，赵文魁.沟槽型VDMOS源区的不同制作方法研究[J].半导体技术，2011（11）：840?844.
作者简介：王善屹（1987—），男，上海人，硕士.研究方向为半导体工艺、半导体测试。