王康 沈祖斌
（江汉大学数学与计算机科学学院，湖北 武汉 430056）
【摘要】在半导体技术发展的推动下，可编程逻辑器件迎来了前所未有的发展机遇且实现了较大的突破，具有良好的在线修改能力即随时修改设计而不必改动其硬件电路的特点，如今它已成为电子设计领域中最具发展前途的器件。本文介绍了可编程逻辑器件的发展简史及它在数字电路实验、通信系统和ASIC设计三个领域中的应用，最后展望了可编程逻辑器件的发展趋势。
教育期刊网 http://www.jyqkw.com
关键词 PLD；熔丝技术；CPLD；FPGA
作者简介：王康（1994—）,男，江汉大学，数学与计算机科学学院2012级学生。
通讯作者：沈祖斌（1964—），男，江苏如皋人，硕士，副教授，主要从事计算机、数字系统的教学与研究工作。
1可编程逻辑器件发展简史
最早的可编程逻辑器件(PLD)是1970年制成的可编程只读存储器（PROM），它由固定的与阵列和可编程的或阵列组成。PROM采用熔丝技术，只能写一次，不能擦除和重写。随着技术的发展，此后又出现了紫外线可擦除只读存储器UVEPROM和电可擦除只读存储器EEPROM。由于其价格便宜、速度低、易于编程，适合于存储函数和数据表格。
可编程逻辑阵列（PLA）器件于20世纪70年代中期出现，它是由可编程的与阵列和可编程的或阵列组成，但由于器件的价格比较贵，编程复杂，资源利用率低，因而没有得到广泛应用。
可编程阵列逻辑（PAL）器件是1977年美国MMI公司率先推出的，它采用熔丝编程方式，由可编程的与阵列和固定的或阵列组成，双极性工艺制造，器件的工作速度很高。由于它的设计很灵活，输出结构种类很多，因而成为第一个得到普遍应用的可编程逻辑器件。
通用阵列逻辑（GAL）器件是1985年Lattice公司最先发明的可电擦写、可重复编程、可设置加密位的PLD。GAL在PAL的基础上，采用了输出逻辑宏单元形式EECMOS工艺结构。在实际应用中，GAL器件对PAL器件仿真具有百分之百的兼容性，所以GAL几乎完全代替了PAL器件，并可以取代大部分标准SSI、MSI集成芯片，因而获得广泛应用。
可擦除可编程逻辑器件（EPLD）是20世纪80年代中期Altera公司推出的基于UVEPROM和CMOS技术的PLD，后来发展到采用EECMOS工艺制作的PLD，EPLD的基本逻辑单元是宏单元,宏单元是由可编程的与阵列、可编程寄存器和可编程I/O三部分组成的。从某种意义上讲，EPLD是改进的GAL，它在GAL基础上大量增加输出宏单元的数目，提供更大的与阵列，集成密度大幅提高，内部连线相对固定，延时小，有利于器件在高频下工作，但内部互连能力较弱。
复杂可编程逻辑器件（CPLD）是20世纪80年代末Lattice公司提出了在线可编程技术（ISP）以后，于20世纪90年代初推出的。CPLD至少包含三种结构：可编程逻辑宏单元、可编程I/O单元和可编程内部连线，它是在EPLD的基础上发展起来的，采用EECMOS工艺制作，与EPLD相比，增加了内部连线，对逻辑宏单元和I/O单元也有很大的改进。
现场可编程门阵列（FPGA）器件是Xilinx公司1985年首家推出的，它是一种新型的高密度PLD，采用CMOS-SRAM工艺制作。FPGA的结构与门阵列PLD不同，其内部由许多独立的可编程逻辑模块（CLB）组成，逻辑块之间可以灵活地相互连接，CLB的功能很强，不仅能够实现逻辑函数，还可以配置成RAM等复杂的形式。配置数据存放在芯片内的SRAM中，设计人员可现场修改器件的逻辑功能，即所谓的现场可编程。FPGA出现后受到电子设计工程师的普遍欢迎，发展十分迅速。
2可编程逻辑器件典型应用领域
2.1在数字电路实验中的应用
在传统数字电路实验中，要使用基本门路，触发器等中小规模标准集成电路芯片等，进行一次实验课程需要准备大量的专门芯片，增加了器件的选购和管理的难度。使用PLD，在组合电路和相关实验中可以把PLD编程写为各种组合式门电路结构，还可以用它构成几乎所有的中规模组合集成电路，如译码器、编码器等。又如在做触发器实验中，利用一片GAL16V8芯片可以同时实现R-S触发器、J-K触发器、D触发器、T触发器等基本触发器。把PLD用于数字电路实验后，一般实验只要准备一片GAL16V8即可，大大减少了器件的选购、管理的工作量及经费的开支。此外，可编程逻辑器件还从很大程度上改变了数字系统的设计方式，最显著的特点是它使硬件的设计工作更加简单方便，电路的逻辑功能可以由编程设定，在线装入和修改。
2.2在通信系统中的应用
可编程逻辑器件在通信领域中取着不可代替的作用，现代通信协议不断更新，因此选择灵活的PLD器件是很重要的。基于电可擦除编程工艺的CPLD的优点是多次编程后信息不会因断电而丢失。对于SRAM型FPGA来说，配置次数无限，在加电时刻能随时更改协议功能，大容量的FPGA是最好的选择。目前现代通信系统的发展方向是功能更强大、体积更小、速度更快，而FPGA在集成度、功能和速度上的优势正好满足通信系统的这些要求。
2.3在ASIC设计中的应用
可编程逻辑器件是在专用型集成电路（ASIC）设计的基础上发展起来的，在ASIC设计方法中，通常采用全定制和半定制的电路设计方法，设计完成后，如果不满足要求，就得重新设计进行验证，这样就使设计开发周期变长，大大增加了产品的开发费用。而选择CPLD/FPGA则不存在这样的限制，现在FPGA芯片的规模越来越大，已达到了千万级等效系统门。
3可编程逻辑器件发展趋势
3.1向高密度、低压、低功耗方向发展
由于人们对基于电池供电的便携式应用产品的需求越来越大，对可编程逻辑器件的高密度、低压、低功耗要求越来越高。自Xilinx公司发布业界第一款FGPA芯片以来，大容量FPGA是市场发展的焦点，半导体制造工艺的发展和市场的多样化需求不断推动FPGA设计技术的创新，同时PLD正在由点5V电压向低电压3.3V，2.5V及1.8伏器件演进，不断满足节能的要求。
3.2成本不断降低
随着芯片生产工艺的不断进步，芯片的集成度不断提高，面积大小是产品价格高低的重要因素，而线宽的减小必将大大降低PLD的成本。况且低成本关系着生产厂商的发展前途，要想在PLD有一席之地，低成本是必需要考虑的因素，未来的可编程器件会以最低的成本提供最多的系统门。
3.3片上集成资源不断丰富
许多厂商在半导体制造工艺技术的推出下，不断地扩充FPGA片上集成资源，包括嵌入式处理器、可编程存储器、高速收发器、嵌入式逻辑分析仪、复杂数字信号处理模块等，使得产品集成度迅速提高，PLD的集成度已达到了千万级等效系统门。
3.4向SOPC方向发展
集成度的不断提高使得产品的性能不断的提高，功能不断增多。最早的PLD仅仅能够实现一些简单的逻辑功能，而现在，片上可编程系统（SOPC）直接实现系统集成，在速度上可以满足一般系统对速度的要求，其好处是用户把所有关键的功能块放上去后，可以随着标准改变而重新配置，而且可以降低费用，缩短开发时间。可以预见未来的一块电路板上可能只有两部分电路：模拟部分（包括电源）和一块PLD芯片，最多还有一些大容量的存储器。
3.5向软核、硬核混合的结构方向发展
随着器件集成度的提高，单片容量可设计逻辑越来越多。目前FPGA可通过配置在片内实现软核处理器，或直接在FPGA中集成硬核处理器。集成软核还是硬核取决于对系统的性能、功能和可重构性的平衡考虑。硬核处理器一般作为独立的专用模块集成于FPGA中，与软核相比具有更高的性能，但在可重构性和灵活性上有所不足。为了提高设计速度和系统性能，在一些FPGA芯片中集成一定功能的硬核，设计者可以利用这些硬核与其他设计资源结合完成设计，这将是可编程逻辑器件的又一个发展方向。
教育期刊网 http://www.jyqkw.com
参考文献
［１］杨春玲,朱敏,编．可编程逻辑器件应用实践[M]．哈尔滨∶哈尔滨工业大学出版社,2008∶02-04.
［２］潘锐捷,等,编．可编程逻辑器件的历程与发展[J]．电子与封装,2008,08∶44-48.
［３］杨海钢,等,编．FPGA器件设计技术发展综述[J]．电子与信息学报,2010,03∶714-723.
［４］张鹏,编．浅谈FPGA器件设计技术发展综述[J]．电子测试,2014,10∶41-43.
［责任编辑：汤静］